坏消息：台积电N3E节点停止了SRAM微缩，单元尺寸比基础版N3还大

感谢本站网友OC_Formula为线索发货！

伴随着世界各地的放开，各种线下活动也逐渐恢复今年，第68届IEEE电子设备国际年会全面恢复来自世界各地的近1500名工程师聚集在旧金山，讨论半导体行业的最新发展

Chip从TSMC的论文中发现，虽然逻辑电路或多或少还在沿着历史的轨迹前进，但SRAM似乎已经完全崩溃了。

TSMC在今年早些时候正式推出其N3技术时，曾表示与N5相比，新节点的逻辑密度将增加1.6倍和1.7倍，但他们没有说的是，与N5相比，新技术的HD SRAM密度几乎没有变化，整体改善总比没有好，这可能意味着使用新一代3nm工艺的CPU和GPU成本更高，终端产品也会更贵。

在IEEE峰会上，TSMC谈到了3nm基础节点和3nm增强的一些数据简单来说，N3E是N3B的略便宜版本，可以说功耗控制比最终芯片上的性能更重要

有趣的是，对于新的N3E节点，高密度SRAM的位单元尺寸并没有减小，仍然是0.021m，与N5节点的位单元尺寸完全相同但你要知道N3B其实是配备了SRAM缩放的，单元尺寸只有0.0199 m，比之前的版本小了5%

粗略估算，N3E的内存密度约为31.8 Mib/mm

相比之下，英特尔的Intel 4将SRAM位尺寸从0.0312 m降低到0.024 m当然，目前Intel 7约为27.8 Mib/mm，仍落后于TSMC的HD SRAM密度。

此外，WikiChip还回顾了一个Imec的演示，PPT显示在超过2nm的节点上，使用叉型晶体管的SRAM密度约为60 Mib/mm但是，这项技术还需要几年时间目前，芯片行业从业者将不得不开发英特尔和TSMC的SRAM密度半导体

那么本站的人可能会问，这个所谓的SRAM跟我有什么关系。

实际上，现代的CPU，GPU和SOC在处理大量数据时，都会使用大量的SRAM进行各种缓存，因为直接从内存中获取数据效率极低，尤其是对于各种人工智能和机器学习工作负载但是现在智能手机中SOC的通用处理器，图形芯片，应用处理器都有很多缓存即使是台式机AMD锐龙9 7950X也有81MB缓存，而Nvidia AD102至少使用123MB SRAM缓存

假设TSMCN16上有一个100亿晶体管的芯片，其中40%是SRAM，60%是逻辑晶体管假设它的芯片面积在255mm左右，其中45mm是SRAM，同样的芯片换成N5会变成56mm的芯片，其中22.5%是SRAM进一步升级到N3会变成44mm的芯片，但是N5和N3E使用的SRAM面积是12.58mm，会占据将近30%的芯片面积

当然，你可能很难感受到这种变化，但是对于一些AI硬件来说，它的架构需要SRAM覆盖很大比例的芯片，这些工程师会比其他工程师感受更深。

展望未来，各行各业对cache SRAM的需求只会越来越大，SRAM占用的芯片面积一时半会难以减少，用N5节点也无法取得明显的性价比本质上，这意味着高性能处理器的芯片尺寸将增加，这也将导致其成本进一步增加比如大家经常吐槽的英伟达RTX 40系列，看到它的GPU芯片直接从三星8nm跳到了最新的TSMC 4N工艺，成本大大增加但从这个角度来看，即使是下一代RTX 50系列产品也可能很难回到以前的低价水平

从成本角度来看，降低SRAM影响最明显的方法就是采用小芯片设计，将较大的缓存分解到较便宜的节点上的独立芯片中，这也是AMD在其3D V—Cache处理器中采用的方案另一种方式是使用替代内存技术，如eDRAM或FeRAM作为缓存，但每种缓存都有自己的优势

无论如何，使用基于FinFET的3nm及以上节点来减缓SRAM的规模似乎是未来几年芯片设计者面临的主要挑战，而对你可能造成的影响是终端产品的价格上涨，比如苹果iPhone 15 Pro系列采用A17芯片。